Error:Top-level design entity "Verilog1" is undefined
最近在玩QUARTUS
本人用的时VERILOG HDL硬件描述语言!
初学者,见谅!
人气:316 ℃ 时间:2020-05-30 03:43:24
解答
Most likely you named the project something different than your top-level entity/module/filename. (Type depends on source, where entity=VHDL, module=Verilog, and filename.bdf=schematic). To tell Quart...
推荐
猜你喜欢
- 礼记教学相长给你什么启示
- 【急】国内鞋的36码等于美国尺寸标准的几号?
- 如图,ad为三角形abc高,ae为三角形abc外接圆的直径.求证:∠bad=∠cae
- 7只鸟飞进3个鸟巢,则总有一个鸟巢至少有3只鸟,为什么?
- 在如图方框中画上合适的光学元件.
- 观察下面一列数,按某种规律在横线上填上适当的数:1/3,3/5,5/7,7/9,9/11..,则第n个数是
- 两条直线平行,它们的斜率相乘是多少?
- 英语翻译