可以.对N个D触发器组成的级联结构的最后输出Q或者Q非的高电平（计1）或者低电平（计0）进行计数,即可以实现计数器的功能.例如时钟源的频率是100HZ,则最终输出端就会以100/2的N次方 的频率进行计数.推广：分频电路的...