> 其他 >
Error (10228):Verilog HDL error at top.v(1):module "top" cannot be declared more than once
人气:465 ℃ 时间:2020-05-02 16:56:52
解答
貌似 叫top 的module 被命名了不知一次
推荐
猜你喜欢
© 2025 79432.Com All Rights Reserved.
电脑版|手机版