VHDL描述的是硬件，这个你不能完全以类似C等高级语言程序的方法去分析它。

       所以对于你说的运行还没有结束，这种说法是不对的，所谓顺序仅仅是指语句按序执行上的顺序性，这并不意味着PROCESS 语句结构所对应的硬件逻辑行为也具有相同的顺序性。

       敏感信号可以理解为当一个电路的输入，任何时候当它发生变化时，电路也会重新对输出进行运算。（一个进程你可以把它看成是一个电路信号流程框图）。

至于，你说敏感信号没有变化，进程也运行了的问题，不知道你是怎么测试的，具体代码是怎么样的，所以没有办法给你详细说明！按说这是不可能发生的。