因为在CMOS应用中,NOR和NAND只需4个MOS即可制造,占用面积较小.例如NOR,上面（逻辑1,接VDD）两个PMOS串联,下面（逻辑0,接地）两个NMOS并联.另外,在有些高级MOS应用中,例如CVSL,多米诺门等等,输出自己就含有正反两个逻辑（即有两个输出端,使得一个逻辑门可以实现NOR/OR门的效果）,可以根据情况取用.