在组合逻辑电路任何时刻的输出状态,取决于该时刻输入信号的状态,与他的输入信号作为之前的电路所处的状态无关.