falsel不是一个正确的词
false lock是射频/微波电路设计技术中的DLL环路的一个问题.
false Lock：是指PLL完全没有锁定,主要发生在VCDL的初始Delay小于Reference Clock的半个周期,这样PLL会不断减小Dleay,这样永远不可能锁定.