数字电路判断TTL门电路和CMOS门电路的输出逻辑状态
如图所示,各电路为TTL门电路和CMOS门电路两种情况时,各输出端的逻辑状态是什么?
这类题目中的电路都是一个一端接高（低）电平,另一端接一个电阻的与非门（或非门）,电阻另一端再接地.这个电阻通常有51Ω、5.1KΩ、10KΩ和100KΩ这四个值.记得这类题目一要根据逻辑门的输入电平,二要根据电阻值的大小来判断.但现在找不到当年的结论了.大神帮我找个现有的结论,或者给我总结下,
TTL门电路的输入端悬空时相当于高电平输入输入端接有电阻时其电阻阻值大于1.4K时该端也相当于高电平电阻值小于0.8K时该端才是低电平.而CMOS逻辑门电路输入端不管是接大电阻还是接小电阻该端都相当于低电平即地电位.按照这个原则判断很清晰了那么，TTL的电阻阻值在0.8K~1.4K间相当于高电平吗？
