手工方法是：根据真值表的内容,对每个输出信号分别填进卡诺图进行化简,可得到最简单的乘积项之和形式的表达式,乘积即是与门,求和即是或门,这样用与或门就可以得到组合逻辑.这个可以找本数字电路教材来复习一下.
现在FPGA设计软件或者其他一些EDA软件可以帮助你进行逻辑化简,只要你用HDL语言把真值表输入进去就好了,简单的不得了.