> 历史 >
clk‘event and clk=’1‘ VHDL
人气:239 ℃ 时间:2020-05-27 14:48:02
解答
当时钟信号clk发生改变并且clk=1的时候
前面应该是wait until,而且一个process中这句wait until只能出现一次
如果出现了,process的sensibility list不用写任何信号
vhdl同道握手:)
希望回答对你有用
推荐
猜你喜欢
© 2026 79432.Com All Rights Reserved.
电脑版|手机版