VHDL 语言中将CLK 频率改变语句怎么写process(Clk) begin if(Clk'event and Clk=_英语解答

VHDL 语言中将CLK 频率改变语句怎么写process(Clk) begin if(Clk'event and Clk='1') then current_stat

人气：132 ℃　时间：2020-06-04 03:16:34

解答

CLK频率改变可以用计数器实现,如下current_sta就是五位的计数器,计数到“11111”就是进行64分频,clk_s就是你需要的频率,其值=CLK/64
process(Clk)
begin if(Clk'event and Clk='1') then
if current_sta="11111" then
clk_s